Latch és un circuit digital que converteix la seva sortida segons les seves entrades a l'instant. Per implementar tancaments, fem servir diferents portes lògiques. En aquest article, veurem la definició de pestells, tipus de tancament com SR, SR tancat, D, D, JK i T amb la seva taula de veritat i diagrames i avantatges i desavantatges de tancament.
Taula de contingut
- Què són els tancaments?
- Tipus de tancaments
- Pestillo SR
- Pestillo SR tancat
- D Pestillo
- Tancament D tancat
- JK Latch
- Pestillo T
- Avantatges dels tancaments
- Inconvenients dels tancaments
Què són els tancaments?
Els tancaments són circuits digitals que emmagatzemen un sol bit d'informació i mantenen el seu valor fins que s'actualitzen amb nous senyals d'entrada. S'utilitzen en sistemes digitals com a elements d'emmagatzematge temporal per emmagatzemar informació binària. Els tancaments es poden implementar mitjançant diverses portes lògiques digitals, com ara I , O portes , NOT, NAND i NOR.
Els tancaments s'utilitzen àmpliament en sistemes digitals per a diverses aplicacions, com ara emmagatzematge de dades, circuits de control i circuits flip-flop. Sovint s'utilitzen en combinació amb altres circuits digitals per implementar circuits seqüencials , com ara màquines d'estat i elements de memòria.
Definició de tancaments
Els tancaments són elements bàsics d'emmagatzematge que funcionen amb nivells de senyal (en lloc de transicions de senyal). Els tancaments controlats per una transició de rellotge són xancletes . Els tancaments són dispositius sensibles al nivell. Els pestells són útils per al disseny del circuit seqüencial asíncron . Els tancaments són circuits seqüencials amb dos estats estables. Són sensibles a l'entrada voltatge aplicat i no depèn del pols del rellotge. Les xancletes que no utilitzen el pols del rellotge s'anomenen tancament.
Tipus de tancaments en electrònica digital
En electrònica digital, els diferents tipus de pestells són:
- Pestells SR
- Tancaments SR amb tancament
- D Pestells
- Tancaments D amb tancament
- Tancaments JK
- T Laches
Pestillo SR
Els tancaments S-R, és a dir, els tancaments Set-Reset són la forma més senzilla de tancaments i s'implementen mitjançant dues entrades: S (Set) i R (Reset). L'entrada S estableix la sortida a 1, mentre que l'entrada R restableix la sortida a 0. Quan les entrades S i R són a 1, es diu que el tancament està en un estat indefinit. També es coneixen com a estats preestablerts i clars. El pestell SR forma els blocs bàsics de tots els altres tipus de xancletes.
Taula de veritat de SR Latch
La taula següent representa el taula de veritat del tancament SR.
| S | R | Q | Q' |
|---|---|---|---|
| 0 | 0 | Pestillo | Pestillo |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 |
Diagrama lògic de SR Latch
SR Latch és un circuit lògic amb:
- 2 portes NOR acoblades creuades o 2 portes NAND acoblades creuades.
- 2 entrada S per SET i R per RESET
- 2 sortida Q, Q’.
El diagrama lògic següent representa el pestell SR que s'utilitza Porta NAND .
El diagrama lògic següent representa l'ús del pestell SR Porta NOR .
Diferents casos de SR Latch
Els diferents casos de SR el pestell es comenten a continuació.
Cas 1: S’ = R’ = 1 (S = R = 0)
Si Q = 1, les entrades Q i R' per a la segona porta NAND són totes dues 1.
Si Q = 0, les entrades Q i R' per a la segona porta NAND són 0 i 1 respectivament.
Cas 2: S’ = 0, R’ = 1 (S = 1, R = 0)
- Com S' = 0, la sortida de la primera porta NAND, Q = 1 ( Estat SET ).
- A la segona porta NAND, com que les entrades Q i R' són 1, Q'=0.
Cas 3: S’ = 1, R’ = 0 (S = 0, R = 1)
- Com a R'=0, la sortida de la segona porta NAND, Q' = 1.
- A la primera porta NAND, com que les entrades de Q i S són 1, Q = 0 ( Estat RESET ).
Cas 4: S’ = R’ = 0 (S = R = 1)
Quan S = R = 1, tant Q com Q' esdevenen 1, cosa que no està permès. Per tant, la condició d'entrada està prohibida.
Pestillo SR tancat
Un tancament SR Gated és un tancament SR amb entrada d'habilitació que funciona quan l'habilitat és 1 i conserva l'estat anterior quan l'habilitat és 0.
Taula de la veritat de Gated SR Latch
La taula següent representa la taula de veritat del tancament Gated SR.
| Activa | S | R espatllar arbres | Qn+1 |
|---|---|---|---|
| 0 | X | X | Qn |
| 1 | 0 | 0 | Qn |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | X |
Diagrama lògic del tancament SR Gated
El diagrama lògic següent representa el tancament SR amb tancament.
Diagrama lògic del tancament SR Gated
D Pestillo
Els tancaments D també es coneixen com a tancaments transparents i s'implementen mitjançant dues entrades: D (Dades) i un senyal de rellotge. La sortida del pestell segueix l'entrada al terminal D sempre que el senyal de rellotge sigui alt. Quan el senyal del rellotge baixa, la sortida del pestell s'emmagatzema i es manté fins a la següent vora ascendent del rellotge.
Taula de veritat de D Latch
La taula següent representa la taula de veritat de D pestell.
| I | D | Q | Q' |
|---|---|---|---|
| 0 | 0 | Pestillo | Pestillo |
| 0 | 1 | Pestillo | Pestillo |
| 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 0 |
Diagrama lògic de D Latch
El diagrama lògic següent representa el tancament D.
Diagrama lògic de D Latch
Tancament D tancat
El pestell D és similar al pestell SR amb algunes modificacions realitzades. Aquí, les entrades són complements entre si. El tancament D significa tancament de dades, ja que aquest tancament emmagatzema un bit temporalment.
Taula de la veritat de Gated D Latch
La taula següent representa la taula de veritat del tancament Gated D.
| Activa | D | Qn | Qn+1 | ESTAT |
|---|---|---|---|---|
| 1 | 0 | x | 0 | RESET |
| 1 | 1 | x | 1 | CONJUNT |
| 0 | x | x | Q(n) | No Change |
| Equació de característiques: Q n+1 = EN.D + EN’.Q n |
Diagrama lògic del tancament D Gated
El diagrama lògic següent representa el tancament D amb tancament.
JK Latch
El tancament JK té dues entrades J i K. La sortida es commuta quan les entrades J i K són altes. JK el pestell és igual que el pestell SR, però elimina l'estat indefinit del pestell SR.
Taula de la veritat de JK Latch
La taula següent representa la taula de veritat del tancament JK.
| J | K | Qn+1 | Comenta |
|---|---|---|---|
| 0 | 0 | Q | No change |
| 0 | 1 | 0 | Restableix |
| 1 | 0 | 1 | Conjunt |
| 1 | 1 | Q' | Commuta |
Diagrama lògic de JK Latch
El diagrama lògic següent representa el tancament JK.
Diagrama lògic de JK Latch
Pestillo T
Quan les entrades JK del pestell JK estan en curt, obtenim el T pestell. A T latch, les sortides es canvien quan les entrades són altes.
Diagrama lògic de T Latch
El diagrama lògic següent representa el tancament T.
Diagrama lògic de T Latch
Avantatges dels tancaments
Alguns dels avantatges dels tancaments s'enumeren a continuació.
- Fàcil d'implementar: Els tancaments són circuits digitals senzills que es poden implementar fàcilment mitjançant l'ús bàsic lògica digital portes.
- Baix consum d'energia: Els tancaments consumeixen menys energia en comparació amb altres seqüencials circuits com les xancletes.
- Alta velocitat: Els tancaments poden funcionar a altes velocitats, cosa que els fa aptes per al seu ús en sistemes digitals d'alta velocitat.
- Baix cost: Els tancaments són econòmics de fabricar i es poden utilitzar en sistemes digitals de baix cost.
- Versatilitat: Els tancaments es poden utilitzar per a diverses aplicacions, com ara emmagatzematge de dades, circuits de control i circuits flip-flop.
Inconvenients dels tancaments
A continuació s'enumeren alguns dels desavantatges dels tancaments.
- Sense rellotge: Els tancaments no tenen un senyal de rellotge per sincronitzar les seves operacions, cosa que fa que el seu comportament sigui impredictible.
- Estat inestable: Els tancaments de vegades poden entrar en un estat inestable quan les dues entrades estan a 1. Això pot provocar un comportament inesperat al sistema digital.
- Temporització complexa: El temps dels tancaments pot ser complex i difícil d'especificar, cosa que els fa menys adequats per a aplicacions de control en temps real.
Conclusió
Podem concloure que els tancaments són els més utilitzats en circuits digitals per a diversos propòsits. Latches canvia la seva sortida ràpidament pel que fa a la nova entrada. Els diferents tipus de pestells inclouen el pestell SR, el pestell amb tancament, el pestell D, el pestell D amb tancament, el pestell JK i el pestell T.
Referència
Aquí teniu alguns llibres als quals podeu consultar per obtenir més informació sobre els tancaments:
- Disseny digital: principis i pràctiques de John F. Wakerly
- Disseny de sistemes digitals amb VHDL de Charles H. Roth i Lizy Kurian John
- Anàlisi i disseny de circuits digitals de Victor P. Nelson i H. Troy Nagle
- Disseny digital i arquitectura informàtica de David Harris i Sarah Harris
- Fonaments de lògica digital amb Verilog Design de Stephen Brown i Zvonko Vranesic
Aquests llibres ofereixen una visió general completa de la lògica digital, inclosos els tancaments, i cobreixen diversos temes, com ara el disseny i la implementació, la simulació i la verificació de circuits digitals.
ELECTRÒNICA DIGITAL – Atul P. Godse, Sra. Deepali A. Godse
Pestells: preguntes freqüents
Quins són els tipus de tancaments?
Els tipus de pestells inclouen SR, SR tancat, D, D, JK i T.
On s'utilitzen els tancaments?
Els pestells s'utilitzen en rellotges com a unitats d'emmagatzematge.
excepcions java
Quants bits pot emmagatzemar un Latch?
Un tancament pot emmagatzemar dades d'un bit.
Latch té memòria?
Sí, el tancament és un element de memòria amb emmagatzematge d'1 bit.