En Porta biestable SR NAND circuit, la condició d'entrada indefinida de SET = '0' i RESET = '0' està prohibida. És l'inconvenient de la xancleta SR. Aquest estat:
- Anul·leu l'acció de bloqueig de retroalimentació.
- Força les dues sortides a 1.
- Perdre el control per l'entrada, que primer passa a 1, i l'altra entrada continua sent '0' per la qual cosa es controla l'estat resultant del pestell.
Necessitem un inversor per evitar que això passi. Connectem l'inversor entre les entrades Set i Reset per produir un altre tipus de circuit de flip flop anomenat D xancleta , xancleta retardada, biestable tipus D, xancleta tipus D.
afegir cadena
La xancleta D és la xancleta més important d'altres tipus de cronometratge. Assegura que, alhora, ambdues entrades, és a dir, S i R, mai siguin iguals a 1. El flip-flop Delay està dissenyat amb un control Chancleta SR amb un inversor connectat entre les entrades que permet una única entrada D(Data).
Aquesta entrada de dades única, que s'etiqueta com a 'D' s'utilitza en lloc de l'entrada 'Estableix' i per a l'entrada complementària 'Reinicialització', s'utilitza l'inversor. Així, la xancleta de tipus D o D sensible al nivell es construeix a partir d'una xancleta SR sensible al nivell.
Per tant, aquí S = D i R = ~ D (complement de D)
Diagrama de blocs
Esquema de connexions
Sabem que el flip-flop SR requereix dues entrades, és a dir, una per 'SET' la sortida i una altra per 'RESET' la sortida. Mitjançant un inversor, podem configurar i restablir les sortides amb una sola entrada, ja que ara els dos senyals d'entrada es complementen. Al flip flop SR, quan les dues entrades són 0, aquest estat ja no és possible. És una ambigüitat que s'elimina amb el complement a la xancleta D.
En el flip flop D, l'entrada única 'D' es coneix com a entrada 'Data'. Quan l'entrada de dades s'estableix a 1, la xancleta s'establiria, i quan s'estableix a 0, la xancleta canviarà i es reiniciaria. Tanmateix, això seria inútil, ja que la sortida del flip flop sempre canviaria a cada pols aplicat a aquesta entrada de dades.
com desactivar el mode de desenvolupador
L'entrada 'CLOCK' o 'ENABLE' s'utilitza per evitar-ho per aïllar l'entrada de dades del circuit de tancament de la xancleta. Quan l'entrada del rellotge s'estableix en true, la condició d'entrada D només es copia a la sortida Q. Això forma la base d'un altre dispositiu seqüencial anomenat D Flip Flop .
Quan l'entrada del rellotge s'estableix a 1, les entrades 'set' i 'reset' del flip-flop es posen a 1. Per tant, no canviarà l'estat i emmagatzemarà les dades presents a la seva sortida abans que es produeixi la transició del rellotge. En paraules senzilles, la sortida està 'enganxada' a 0 o 1.
Taula de veritat per a la xancleta de tipus D
Els símbols ↓ i ↑ indiquen la direcció del pols del rellotge. La xancleta de tipus D va assumir aquests símbols com a activadors de vora.