Un multiplexor és un circuit combinacional que té 2nlínies d'entrada i una única línia de sortida. Simplement, el multiplexor és un circuit combinat de múltiples entrades i sortida única. La informació binària es rep de les línies d'entrada i es dirigeix a la línia de sortida. A partir dels valors de les línies de selecció, una d'aquestes entrades de dades es connectarà a la sortida.
A diferència del codificador i el descodificador, hi ha n línies de selecció i 2nlínies d'entrada. Per tant, n'hi ha un total de 2Npossibles combinacions d'entrades. Un multiplexor també es tracta com Mux .
Hi ha diversos tipus de multiplexor que són els següents:
Multiplexor 2×1:
Al multiplexor 2×1, només hi ha dues entrades, és a dir, A0i A1, 1 línia de selecció, és a dir, S0i sortides individuals, és a dir, Y. Sobre la base de la combinació d'entrades que estan presents a la línia de selecció S0, una d'aquestes 2 entrades es connectarà a la sortida. El diagrama de blocs i la taula de veritat del 2 × A continuació es mostren 1 multiplexor.
millor cotxe del món
Diagrama de blocs:
Taula de la veritat:
L'expressió lògica del terme Y és la següent:
I=S0'.A0+S0.A1
una matriu d'objectes java
El circuit lògic de l'expressió anterior es mostra a continuació:
Multiplexor 4×1:
Al multiplexor 4×1, hi ha un total de quatre entrades, és a dir, A0, A1, A2, i A3, 2 línies de selecció, és a dir, S0i S1i sortida única, és a dir, Y. Sobre la base de la combinació d'entrades que estan presents a les línies de selecció S0i S1, una d'aquestes 4 entrades està connectada a la sortida. El diagrama de blocs i la taula de veritat del 4 × A continuació es mostren 1 multiplexor.
Diagrama de blocs:
Taula de la veritat:
L'expressió lògica del terme Y és la següent:
I=S1'S0'A0+S1'S0A1+S1S0'A2+S1S0A3
El circuit lògic de l'expressió anterior es mostra a continuació:
mòdem vs encaminador
Multiplexor de 8 a 1
Al multiplexor 8 a 1, hi ha un total de vuit entrades, és a dir, A0, A1, A2, A3, A4, A5, A6, i A7, 3 línies de selecció, és a dir, S0, S1i S2i sortida única, és a dir, Y. Sobre la base de la combinació d'entrades que estan presents a les línies de selecció S0, S1,i S2, una d'aquestes 8 entrades està connectada a la sortida. El diagrama de blocs i la taula de veritat del 8 × A continuació es mostren 1 multiplexor.
Diagrama de blocs:
Taula de la veritat:
L'expressió lògica del terme Y és la següent:
I=S0'.S1'.S2'.A0+S0.S1'.S2'.A1+S0'.S1.S2'.A2+S0.S1.S2'.A3+S0'.S1'.S2A4+S0.S1'.S2A5+S0'.S1.S2.A6+S0.S1.S3.A7
El circuit lògic de l'expressió anterior es mostra a continuació:
Multiplexor 8 × 1 amb multiplexor 4 × 1 i 2 × 1
Podem implementar el 8 × 1 multiplexor utilitzant un multiplexor d'ordre inferior. Per implementar el 8 × 1 multiplexor, necessitem dos 4 × 1 multiplexor i un 2 × 1 multiplexor. El 4 × 1 multiplexor té 2 línies de selecció, 4 entrades i 1 sortida. El 2 × 1 multiplexor només té 1 línia de selecció.
Per obtenir 8 entrades de dades, necessitem dues 4 × 1 multiplexor. El 4 × 1 multiplexor produeix una sortida. Per tant, per obtenir la sortida final, necessitem un 2 × 1 multiplexor. El diagrama de blocs de 8 × 1 multiplexor amb 4 × 1 i 2 × A continuació es mostra 1 multiplexor.
Multiplexor de 16 a 1
Al multiplexor 16 a 1, hi ha un total de 16 entrades, és a dir, A0, A1,…, A16, 4 línies de selecció, és a dir, S0, S1, S2, i S3i sortida única, és a dir, Y. Sobre la base de la combinació d'entrades que estan presents a les línies de selecció S0, S1, i S2, una d'aquestes 16 entrades es connectarà a la sortida. El diagrama de blocs i la taula de veritat del 16 × 1
Diagrama de blocs:
Taula de la veritat:
L'expressió lògica del terme Y és la següent:
I=A0.S0'.S1'.S2'.S3'+A1.S0'.S1'.S2'.S3+A2.S0'.S1'.S2.S3'+A3.S0'.S1'.S2.S3+A4.S0'.S1.S2'.S3'+A5.S0'.S1.S2'.S3+A6.S1.S2.S3'+A7.S0'.S1.S2.S3+A8.S0.S1'.S2'.S3'+A9.S0.S1'.S2'.S3+I10.S0.S1'.S2.S3'+A11.S0.S1'.S2.S3+A12 S0.S1.S2'.S3'+A13.S0.S1.S2'.S3+A14.S0.S1.S2.S3'+A15.S0.S1.S2'.S3El circuit lògic de l'expressió anterior es mostra a continuació:
interfície java comparable
Multiplexor 16×1 amb multiplexor 8×1 i 2×1
Podem implementar el 16 × 1 multiplexor utilitzant un multiplexor d'ordre inferior. Per implementar el 8 × 1 multiplexor, necessitem dos 8 × 1 multiplexor i un 2 × 1 multiplexor. El 8 × 1 multiplexor té 3 línies de selecció, 4 entrades i 1 sortida. El 2 × 1 multiplexor només té 1 línia de selecció.
Per obtenir 16 entrades de dades, necessitem dos multiplexors de 8 × 1. El 8 × 1 multiplexor produeix una sortida. Per tant, per obtenir la sortida final, necessitem un 2 × 1 multiplexor. El diagrama de blocs de 16 × 1 multiplexor amb 8 × 1 i 2 × A continuació es mostra 1 multiplexor.
